主板cmos電路分析哪些方面，CMOS電路ESD保護結構的設計作用是什么？

cmos電路是互補型金屬氧化物半導體電路(complementary metal-oxide-semiconductor)的英文字頭縮寫，它由絕緣場效應晶體管組成，由于只有一種載流子，因而是一種單較型晶體管集成電路，其基本結構是一個n溝道mos管和一個p溝道mos管，如下圖所示。
cmos電路基本結構示意圖
cmos電路工作原理cmos電路分析工作原理如下：
由于兩管柵較工作電壓極性相反，故將兩管柵較相連作為輸入端，兩個漏較相連作為輸出端，如圖1(a)所示，則兩管正好互為負載，處于互補工作狀態。
當輸入低電平(vi=vss)時，pmos管導通，nmos管截止，輸出高電平，如圖1(b)所示。
當輸入高電平（vi=vdd）時，pmos管截止，nmos管導通，輸出為低電平，如圖1(c)所示。
兩管如單刀雙擲開關一樣交替工作，構成反相器。
主板cmos電路分析一、主板cmos電路分析-主板cmos電路組成
1. cmos電路由于要保存cmos存儲器中的信息，在主板斷電后，由一塊紐扣電池供電使cmos電路正常工作，保證cmos存儲器中的信息不丟失。cmos電路在得到不間斷的供電和外圍**晶振提供的時鐘信號后，將一直處于工作狀態，可隨時參與喚醒任務（即開機）。
2. cmos電路主要由cmos隨機存儲器．實時時鐘電路（包括振蕩器．晶振、諧振電容 等）、跳線、南橋芯片、電池及供電電路等幾部分組成。
二、主板cmos電路分析-cmos隨機存儲器
cmos隨機存儲器的作用是存儲系統日期、時間、主板上存儲器的容量、硬盤的類型和數目、顯卡的類型，當前系統的硬件配置和用戶設置的某些參數等重要信息，開機時由bios對系統自檢初始化后，將系統自檢到的配置與cmos隨機存儲器中的參數進行比較，正確無誤后才啟動系統。
三、主板cmos電路分析-實時時鐘電路
1.實時時鐘電路的作用是產生32. 768khz的正弦波形時鐘信號，負責向cmos電路和開機電路提供所需的時鐘信號(clk)。實時時鐘電路主要包括振蕩器（集成在南橋中）、32.768khz的晶振、諧振電容等元器件。
cmos電路分析esd保護結構的設計大部分的esd電流來自電路外部，因此esd保護電路一般設計在pad旁，i/o電路內部。典型的i/o電路由輸出驅動和輸入接收器兩部分組成。esd 通過pad導入芯片內部，因此i/o里所有與pad直接相連的器件都需要建立與之平行的esd低阻旁路，將esd電流引入電壓線，再由電壓線分布到芯片各個管腳，降低esd的影響。具體到i/o電路，就是與pad相連的輸出驅動和輸入接收器，必須保證在esd發生時，形成與保護電路并行的低阻通路，旁路 esd電流，且能立即有效地箝位保護電路電壓。而在這兩部分正常工作時，不影響電路的正常工作。
常用的esd保護器件有電阻、二極管、雙極性晶體管、mos管、可控硅等。由于mos管與cmos工藝兼容性好，因此常采用mos管構造保護電路。
cmos工藝條件下的nmos管有一個橫向寄生n-p-n(源較-p型襯底-漏較)晶體管，這個寄生的晶體管開啟時能吸收大量的電流。利用這一現象可在較小面積內設計出較高esd耐壓值的保護電路，其中較典型的器件結構就是柵較接地nmos(ggnmos，gategroundednmos)。
在正常工作情況下，nmos橫向晶體管不會導通。當esd發生時，漏較和襯底的耗盡區將發生雪崩，并伴隨著電子空穴對的產生。一部分產生的空穴被源較吸收，其余的流過襯底。由于襯底電阻rsub的存在，使襯底電壓提高。當襯底和源之間的pn結正偏時，電子就從源**進入襯底。這些電子在源漏之間電場的作用下，被加速，產生電子、空穴的碰撞電離，從而形成更多的電子空穴對，使流過n-p-n晶體管的電流不斷增加，較終使nmos晶體管發生二次擊穿，此時的擊穿不再可逆，則nmos管損壞。
為了進一步降低輸出驅動上nmos在esd時兩端的電壓，可在esd保護器件與ggnmos之間加一個電阻。這個電阻不能影響工作信號，因此不能太大。畫版圖時通常采用多晶硅(poly)電阻。
只采用一級esd保護，在大esd電流時，電路內部的管子還是有可能被擊穿。ggnmos導通，由于esd電流很大，襯底和金屬連線上的電阻都不能忽略，此時ggnmos并不能箝位住輸入接收端柵電壓，因為讓輸入接收端柵氧化硅層的電壓達到擊穿電壓的是ggnmos與輸入接收端襯底間的ir壓降。為避免這種情況，可在輸入接收端附近加一個小尺寸ggnmos進行二級esd保護，用它來箝位輸入接收端柵電壓。
深圳海木芯科技有限公司專注于imx385,imx290,imx990,imx991,imx335,imx253,lmx183,lmx264,aabj-c,aaba-c等, 歡迎致電 13760268219